導言：作為寫作愛好者，不可錯過為您精心挑選的10篇數(shù)字集成電路設(shè)計，它們將為您的寫作提供全新的視角，我們衷心期待您的閱讀，并希望這些內(nèi)容能為您提供靈感和參考。

篇1

中圖分類號：TN431 文獻標識碼：A 文章編號：1007-9416(2012)07-0229-01

面對當前21世紀科學技術(shù)的迅速發(fā)展，在同步數(shù)字集成電路的設(shè)計中，時鐘偏移的影響力也越來越受到設(shè)計人員的關(guān)注。受時鐘偏移的影響，導致在長時間的應(yīng)用中，時鐘頻率出現(xiàn)的越來越高，也由此增加了時鐘偏移在同步數(shù)字集成電路中的重要性。一般而言，任何一個系統(tǒng)中若出現(xiàn)過多的流水線級數(shù)，則會導致時鐘偏移的可能性增加，并由此影響數(shù)字集成電路的同步進行。在解決這一問題的過程中，本文從同步數(shù)字集成電路、時鐘偏移、時鐘偏移分析等三個方面出發(fā)，對這一問題的完善做如下簡要分析：

1、同步數(shù)字集成電路

在當前數(shù)字集成電路設(shè)計中，最常用的方法為同步方法，這一方法除了能最大限度的發(fā)揮出集成電路的優(yōu)勢外，還具備高度的可靠性。但在實際應(yīng)用中，所謂的同步，具體是指該電路系統(tǒng)在實際影響中，其所包含的觸發(fā)器都能在一個公共時鐘的控制下進行運行。結(jié)合同步電路的整體運行結(jié)構(gòu)，其內(nèi)部構(gòu)造主要由組合電路、時序電路及時鐘分配網(wǎng)絡(luò)等三個方面構(gòu)成。這三者之間有著相輔相成、缺一不可的關(guān)系。集成電路在很大程度上與組成電路之間存在著較大的差別，組合電路能夠隨時輸出穩(wěn)定狀態(tài)，而集成電路則不行。此外，在整個集成電路中，時鐘偏移的出現(xiàn)，在擾亂整個時序單元的同時，還會使整個集成電路的內(nèi)部處于混亂狀態(tài)，甚至在情況嚴重時會出現(xiàn)癱瘓，這些，都需要設(shè)計人員進行考慮，并對其進行完善。換而言之，在整個同步數(shù)字集成電路的實際運行中，要想從根本上保證電路的運行秩序，其核心在于保證各個時序單元的時鐘信號處于正確狀態(tài)，只有這樣才能得到正確的邏輯值，從而確保整個電路功能的正確發(fā)揮。

2、時鐘偏移

在整個同步數(shù)字集成電路設(shè)計中，若使用邊沿觸發(fā)式觸發(fā)器的同步系統(tǒng)，則必須要求所有的觸發(fā)器都在同一時刻對時鐘出發(fā)沿進行接收，并以此來確保集成系統(tǒng)的正常運行。若單純的從理論角度出發(fā)，電路中的觸發(fā)器所使用的都是同一個時鐘信號，但其中一個觸發(fā)器接收到的時鐘信號要比另外一個的時間晚很多。換而言之，即同一信號在發(fā)出后，到達的時間不同，這就是所謂的時鐘偏移。但在實際應(yīng)用中，若出現(xiàn)最大傳遞延時的狀況，則能從很大程度上反應(yīng)出信號出現(xiàn)了變化，且最慢的接收器也會在一定時間內(nèi)響應(yīng)這種變化。而正是這種延時狀況，在很大程度上確定了電力的最大允許速度，即人們常說的最大傳遞延時。與之不同的是，最小傳遞延時在實際應(yīng)用中，能夠在很大程度上表示輸入時間的變化，一旦輸出時間出現(xiàn)了變化，則其中傳遞的時間都會受到影響。但與最大傳遞延時相比，這種延時所造成的影響要小的多，因而在一定程度上更適合應(yīng)用到時鐘偏移的研究中。

3、時鐘偏移分析

科研人員在整個同步數(shù)字集成電路的設(shè)計研究中，受時鐘信號的影響，在考慮整個電路時序單元的同時，還需要電路設(shè)計的各個環(huán)節(jié)考慮進去。從現(xiàn)有的集成電路設(shè)計方案能夠得出，在引起時鐘偏移的眾多原因中，導線長度及負載的不均衡是引起時鐘偏移的主要因素；再加上串擾（即一根信號線的能量串入到另一根信號線中）因素的影響，都會在很大程度上引起時鐘偏移的現(xiàn)象。在大型 PCBO或ASICO專用集成電路設(shè)計中,通常難以找到可能引起時鐘偏移的所有原因。所以,大多數(shù)ASIC制造商都要求設(shè)計者提供額外的建立和保持時間容限,但在這些應(yīng)用中，其時間容限往往存在與系統(tǒng)內(nèi)部的延遲部位，這些部位都會因時間延遲而引起相應(yīng)的后果。面對當前集成電路研究步伐的加快，時鐘偏移的大小與極性都會對整個集成電路的穩(wěn)定性及功能性造成影響，與此同時，任意兩個相對的時序在運行中，其相鄰的寄存器都會受自身極性的影響，出現(xiàn)顫抖，這些都會影響時鐘的正常運行，并由此導致時鐘不確定因素的出現(xiàn)，而這些，都需要科研人員對整個時序進行相應(yīng)的分析，確保集成電路的順利運行。

4、結(jié)語

綜上所述，在當前同步數(shù)字集成電路設(shè)計的研究中，時鐘偏移作為最常見的問題之一，在影響整個集成電路正常運行的同時，還會對系統(tǒng)的性能造成影響。在完善這一問題的過程中，設(shè)計人員只有在了解時鐘偏移產(chǎn)生的機理上，才能采取相應(yīng)的措施來緩解這一現(xiàn)象。這就需要設(shè)計人員能夠結(jié)合著我國集成電路發(fā)展的基礎(chǔ)，不斷學習國外集成電路的研究技術(shù)，將其運用到我國的實際發(fā)展中，在推動集成電路發(fā)展的同時，還能為其今后的發(fā)展奠定堅實的基礎(chǔ)。

參考文獻

篇2

隨著科技的不斷發(fā)展和進步，在集成電路領(lǐng)域當中，數(shù)字集成電路的增長速度飛快，在各種新技術(shù)的應(yīng)用之下，集成電路系統(tǒng)的集成度和復(fù)雜度也有了很大的提升。對著移動設(shè)備、便攜設(shè)備的廣泛應(yīng)用，使得數(shù)字集成電路面臨著越來越嚴峻的功耗問題。因此，在數(shù)字集成電路的未來發(fā)展當中，低功耗優(yōu)化設(shè)計已經(jīng)成為一個主要的發(fā)展趨勢，在數(shù)字集成電路的工藝制造、電路設(shè)計等方面，都發(fā)揮著巨大的作用。

一、低功耗優(yōu)化設(shè)計的方法和技術(shù)

對于可移動、便攜式的數(shù)字系統(tǒng)來說，功耗具有很大的作用。因此在設(shè)計數(shù)字電路的時候，應(yīng)當分析其功耗問題。在設(shè)計數(shù)字集成電路的過程中，要對功耗、面積、性能等加以考慮。而在這些方面，存在著相互關(guān)聯(lián)和約束的關(guān)系。因此，在對數(shù)字電路性能加以滿足的前提下，對設(shè)計方案和技術(shù)進行選擇，從而實現(xiàn)低功耗優(yōu)化設(shè)計。具體來說，應(yīng)當平衡性能、面積、功耗方面的關(guān)系，防止發(fā)生浪費的情況。對專用集成電路進行高效應(yīng)用，對結(jié)構(gòu)和算法進行優(yōu)化，同時對工藝和器件進行改進。

二、數(shù)字集成電路的低功耗優(yōu)化設(shè)計

1、門級

在數(shù)字集成電路的低功耗優(yōu)化設(shè)計中，門級低功耗優(yōu)化設(shè)計技術(shù)具有較為重要的作用，其中包含著很多不同的技術(shù)，例如路徑平衡、時許調(diào)整、管腳置換、們尺寸優(yōu)化、公因子提取、單元映射等。其中，單元映射是在設(shè)計電路中，在邏輯單元、門級網(wǎng)表之間，進行合理的布局布線。公因子提取法能夠?qū)壿嬌疃冗M行降低、對電路翻轉(zhuǎn)進行減小、對邏輯網(wǎng)絡(luò)進行簡化從而降低功耗。路徑平衡則是針對不同路徑的延遲時間，對其進行改變，從而降低功耗。

2、系統(tǒng)級

系統(tǒng)級低功耗優(yōu)化設(shè)計當中，主要包括了軟硬件劃分、功耗管理、指令優(yōu)化等技術(shù)。其中，軟硬件劃分主要是對硬件和軟件在抽象描述的監(jiān)督，對其電路邏輯功能加以實現(xiàn)，通過對方案的綜合對比，選擇低功耗優(yōu)化設(shè)計方案。功耗管理是針對電路設(shè)計不同的工作模式，將空閑模塊掛起，從而降低功耗。而指令優(yōu)化則包含指令壓縮、指令編碼優(yōu)化、指令集提取等，通過對讀取速度、密度的提升，使功耗得到降低。

3、版圖級

在版圖級低功耗優(yōu)化設(shè)計中，需要對互聯(lián)、器件等同時進行優(yōu)化，對著集成電路工藝的發(fā)展，器件尺寸的減小，功耗也就自然降低。同時由于具有更快的開關(guān)速度，因此可以根基不同情況，在電路設(shè)計中選擇合適的器件進行優(yōu)化。而對于系統(tǒng)來說，互聯(lián)作為連接器件的導線，對于系統(tǒng)性能也有著很大的影響。在信號布線的過程中，可以增加關(guān)鍵、時鐘、地、電源等信號以及高活動性信號的橫截面，從而降低功耗和延時。

4、算法級

在算法級低功耗優(yōu)化設(shè)計當中，需要對速度、面積、功耗等約束條件加以考慮，從而對電路體系編碼、結(jié)構(gòu)等進行優(yōu)化。在通常情況下，為了提升電路質(zhì)量、降低電路功耗，會采用提高速度、增加面積等方法來實現(xiàn)。算法級低功耗優(yōu)化設(shè)計與門級、寄存器傳輸級不同，這兩者都是對電路的基本結(jié)構(gòu)首先進行確定，然后對電路結(jié)構(gòu)再進行低功耗優(yōu)化調(diào)整。在算法級低功耗優(yōu)化設(shè)計當中，主要包括并行結(jié)構(gòu)、流水線、總線編碼、預(yù)計算等技術(shù)。

5、電路級

在電路級低功耗優(yōu)化設(shè)計中，NMOS管陣列構(gòu)成的PDN完成了邏輯功能，其中只需要少量額晶體管，具有較快的開關(guān)速度，同時由于具有較低的負載電容，不存在短路電流。在電源與第之間，沒有電流通路，因此不會產(chǎn)生靜態(tài)功耗，對于總體功耗的降低有著很大的幫助。同時，在應(yīng)用的異步電路當中，在穩(wěn)定狀態(tài)時，輸入信號才會翻轉(zhuǎn)，從而避免了輸入信號之間的競爭冒險，也避免了功耗浪費。

6、工藝級

在工藝級低功耗優(yōu)化設(shè)計中，主要包括按比例縮小、封裝等技術(shù)。隨著技術(shù)的發(fā)展，系統(tǒng)擁有了更高的集成度，器件尺寸得以減小、電容得以降低，在芯片之間，通信量也有所下降，因此功耗也能夠得到有效的控制。其中主要包括了互連線、晶體管的按比例縮小。芯片應(yīng)當進行封裝，充分與外界相隔離，從而避免外界雜質(zhì)造成腐蝕，降低其電氣性能。而在封裝過程中，對于芯片功耗有著很大的影響。通過合理的進行封裝，能夠更好的進行散熱，從而是功耗得到降低。

7、寄存器傳輸級

在設(shè)計數(shù)字集成電路的過程中，寄存器傳輸級是一種同步數(shù)字電路的抽象模型，根據(jù)存儲器、寄存器、總線、組合邏輯裝置等邏輯單元之間數(shù)字信號的流動所建立的。在當前的數(shù)字設(shè)計中，工作流程是寄存器傳輸級上的主要設(shè)計，根據(jù)寄存器傳輸級的描述，邏輯綜合工具對低級別的電路描述進行構(gòu)建。在寄存器傳輸級的低功耗優(yōu)化設(shè)計當中，主要包括了門控時鐘、存儲器分塊訪問、操作數(shù)隔離、操作數(shù)變形、寄存器傳輸級代碼優(yōu)化等方法。

隨著科技的不斷發(fā)展，在當前社會中，越來越多的移動設(shè)備和便攜設(shè)備出現(xiàn)在人們的生活中，因此，數(shù)字集成電路也正在得到更加廣泛的應(yīng)用。而在電路設(shè)計當中，功耗問題始終是一個較為重點的問題，因此，應(yīng)當對數(shù)字集成電路進行低功耗優(yōu)化設(shè)計，從而降低電路功耗，提升電路效率。

參考文獻：

[1]桑紅石，張志，袁雅婧，陳鵬.數(shù)字集成電路物理設(shè)計階段的低功耗技術(shù).微電子學與計算機，2011（04）.

篇3

北京集成電路設(shè)計園第五日IC設(shè)計培訓中心獨家推出數(shù)字集成電路前端設(shè)計就業(yè)班，在最短的時間里讓學員學習數(shù)字IC設(shè)計流程，設(shè)計方法，常用EDA工具，更以實際專題項目帶領(lǐng)學員完成一個從最初的設(shè)計規(guī)范到門級網(wǎng)表實現(xiàn)的整個前端設(shè)計流程，手把手帶領(lǐng)學員完成實際項目作品，使學員在領(lǐng)會IC設(shè)計知識的同時具備IC設(shè)計經(jīng)驗，并學會IC設(shè)計公司的團隊分工與合作。學成后可以勝任IC設(shè)計公司一般性設(shè)計工作，最終的專題設(shè)計和作品更可以做為求職和職位提升的有力證明。

北京集成電路設(shè)計園是全國七個集成電路設(shè)計產(chǎn)業(yè)化基地之一，園區(qū)花費數(shù)百萬美金購置的EDA設(shè)計平臺，是北京乃至北方地區(qū)唯一可以提供完善的國際頂級EDA設(shè)計工具和試驗環(huán)境的產(chǎn)業(yè)基地，同時園區(qū)有多家國內(nèi)外知名IC設(shè)計公司入駐，吸引了眾多設(shè)計人才在這里工作，濃厚的IC產(chǎn)業(yè)氛圍為學習IC設(shè)計提供了絕佳的環(huán)境。

“數(shù)字集成電路前端設(shè)計就業(yè)班”已于2005年成功舉辦兩期，學員有來自高校研究生、在職工作人員、應(yīng)屆畢業(yè)理工科學生等，實踐性的課程使學員完成從對IC設(shè)計的陌生到熟悉的過程，親歷IC設(shè)計整個前端流程。開班以來得到學員的廣泛認可，學員在本課程中學到的技術(shù)在求職中起到了關(guān)鍵性作用，先后有多名學員就職于國內(nèi)知名IC設(shè)計公司，包括威盛、華大、六合萬通、華為等，受到用人單位的好評。同時，在實踐過程中積累的經(jīng)驗和新的方法，將在第三期中得到提升和發(fā)展。

如果您正在為就業(yè)發(fā)愁，正在苦苦尋找一份高薪工作在北京上海這些大城市大展宏圖；

如果您想從事IC設(shè)計行業(yè)卻不知道從哪里入手；

如果您剛剛踏入IC設(shè)計行業(yè)，感覺技術(shù)和工作壓力很大；

那本課程將會帶你踏上這條充滿前途的金光大道，您的職業(yè)人生將從此與眾不同……

課程特色

教授IC前端設(shè)計全部流程

特別實用、常用的IC前端技術(shù)和方法

真實實踐環(huán)境，先進設(shè)計平臺，實際項目設(shè)計、親自動手制作

以直接就業(yè)為目的

招生對象

電子、計算機、通信等相關(guān)專業(yè)大學應(yīng)屆本科畢業(yè)生和低年級研究生

參加工作不久，需要提升技術(shù)水平和熟悉設(shè)計流程的在職工程師

或其它理工科背景有志于IC設(shè)計工作的轉(zhuǎn)行人員

開課時間

2006年3月27日

課時數(shù)

共70學時

上課時間

每周一、三、五晚18:30-21:30

每周二、四、六自修及作業(yè)

上課地點

北京集成電路設(shè)計園量子芯座5層培訓教室

費用

報名費100元

學費2800元，包括聽課、講義、資料、輔導、上機軟硬件費用、證書等，食宿自理。

優(yōu)惠

2006年3月20日前報名，免收報名費

在校學生2006年3月20日前報名，可享受優(yōu)惠價2300元!

5人以上團體報名可九折優(yōu)惠！

食宿

外地學員可幫助聯(lián)系住宿，可以就近選擇北京大運村學生公寓，或方便實惠的公寓、單間、招待所、床位等。

附近有大運村食堂、北航食堂、小吃一條街及多家飯店可供選擇，經(jīng)濟實惠，非常方便。

交費方式

銀行匯款

開戶名稱：北京集成電路設(shè)計園有限責任公司

開戶銀行：招商銀行北京大運村支行(649)

帳號：6381001510001

報名現(xiàn)場交款

地 址：北京市海淀區(qū)知春路27號量子芯座5層IC設(shè)計培訓中心

報名流程

1． 索取或下載報名表

2． 按要求填表、將報名表傳真或Email給我們

3． 電話或Email確認報名信息

4． 交納報名費和學費

5． 領(lǐng)取交費收據(jù)、確認函、聽課證

6． 報名成功

聯(lián)系方式

電話：82357175/83/84-850/851/852/858/859

郵件：.cn

課程大綱和更多信息請查詢網(wǎng)站：.cn

注：本班招生30人，招滿截止，名額有限，預(yù)報從速！若報名人數(shù)少于10人則不開班

數(shù)字集成電路前端設(shè)計人才班

實戰(zhàn)提高班

課程簡介

北京集成電路設(shè)計園第五日IC設(shè)計培訓中心獨家推出具有極強實踐性“數(shù)字集成電路前端設(shè)計實戰(zhàn)提高班”課程，針對具有一定工作經(jīng)驗的在職工程師、高年級研究生以及需要項目經(jīng)驗的高校任課教師，按照IC設(shè)計公司產(chǎn)品開發(fā)流程，采取強化訓練、項目實踐、專題制作等方法，帶領(lǐng)學員在真實的實踐環(huán)境中提升技術(shù)水平。本課程為前端設(shè)計高端精華課程，在特別精簡的時間內(nèi)講解非常完整的流程以及更實用的設(shè)計方法，課程涵蓋了相關(guān)技術(shù)的核心內(nèi)容，老師將自己的實踐經(jīng)驗傾囊而授。

本課程在“數(shù)字集成電路前端設(shè)計就業(yè)班”成功舉辦的基礎(chǔ)上，為學員提供技術(shù)進階，目標直指培養(yǎng)較高水平IC設(shè)計工程師，在保證學員獲得IC前端設(shè)計全部技術(shù)要點的同時，重點鍛煉學員的實際動手能力，更為關(guān)鍵的是在長達45個學時，跨度近兩個月的時間內(nèi)，學生將以一個簡單標量流水線處理器的設(shè)計為核心，進行RTL設(shè)計、邏輯綜合、時序分析、芯片測試、綜合驗證、以及高級技術(shù)和設(shè)計優(yōu)化的技術(shù)學習和項目實踐。學員可以選擇參與處理器設(shè)計或系統(tǒng)芯片IP模塊設(shè)計，要求至少參與完成此處理器芯片或獨立完成一個系統(tǒng)芯片IP模塊從設(shè)計規(guī)范到網(wǎng)表實現(xiàn)的整個前端設(shè)計過程，最終的設(shè)計是可以拿去layout和流片的。

同時，本培訓中心位于北京集成電路設(shè)計園――全國七個集成電路設(shè)計產(chǎn)業(yè)化基地之一，園區(qū)花費數(shù)百萬美金購置的EDA設(shè)計平臺，是北京乃至北方地區(qū)唯一可以提供完善的國際頂級EDA設(shè)計工具和試驗環(huán)境的產(chǎn)業(yè)基地，同時園區(qū)有多家國內(nèi)外知名IC設(shè)計公司入駐，吸引了眾多設(shè)計人才在這里工作，濃厚的IC產(chǎn)業(yè)氛圍為學習IC設(shè)計提供了絕佳的環(huán)境。

如果你具有相關(guān)專業(yè)學歷，但缺乏一定的項目實踐機會；

如果你面對學習或工作挑戰(zhàn)，感覺壓力很大；

如果你對芯片設(shè)計充滿興趣，希望用最短的時間學到人家需要兩三年才能跨越的技術(shù)；

那么本課程將會成為你提升技術(shù)水平、躋身IC設(shè)計高級人才的理想選擇！

課程特色

完全不同于學校的課程體系和授課方法

沒有冗長而無用的理論介紹，直接教授最實用的設(shè)計方法和設(shè)計流程

真實實踐環(huán)境，先進設(shè)計平臺，實際項目設(shè)計、親自動手制作

要求獨立完成項目設(shè)計，具備真正意義上的項目經(jīng)驗

學成后做為高級人才可以推薦工作

招生對象

電子、通信、計算機等相關(guān)專業(yè)本科畢業(yè),一年以上工作經(jīng)驗的在職工程師；

電子、通信、計算機等相關(guān)專業(yè)較高年級在讀研究生；

一般高校需要項目經(jīng)驗的任課教師。

報名要求

有簡單或小規(guī)模電路設(shè)計經(jīng)驗，或初步熟悉IC設(shè)計前端工作但缺乏項目經(jīng)驗；

有數(shù)字邏輯基礎(chǔ)、了解VERILOG語言，會使用UNIX/Linux操作系統(tǒng)。

培訓目標

可獨立完成ASIC/SOC前端設(shè)計，成為中級IC前端設(shè)計工程師。

學 時

100學時，其中實習及專題制作45學時。

開課時間2006年3月16日

上課時間

每周四晚18：30-21：30，

每周六上午9：00-12：00、

每周日上午9：00-12：00

周一到周五自修及作業(yè)

上課地點

北京集成電路設(shè)計園量子芯座5層培訓教室

費 用

報名費100元

學費4800元，包括聽課、講義、資料、輔導、上機軟硬件費用、證書等，食宿自理。

優(yōu) 惠

2006年3月1日前報名，免收報名費

在校學生在2006年3月1日前報名，可享受優(yōu)惠價4200元

5人以上團體報名可九折優(yōu)惠！

食 宿

外地學員可幫助聯(lián)系住宿，可以就近選擇北京大運村學生公寓，或方便實惠的公寓、單間、招待所、床位等。附近有大運村食堂、北航食堂、小吃一條街及多家飯店可供選擇，經(jīng)濟實惠，非常方便。

交費方式

銀行匯款

開戶名稱：北京集成電路設(shè)計園有限責任公司

開戶銀行：招商銀行北京大運村支行(649)

帳號：6381001510001

報名現(xiàn)場交款

地 址：北京市海淀區(qū)知春路27號量子芯座5層IC設(shè)計培訓中心

報名流程

1． 索取或下載報名表

2．按要求填表、將報名表傳真或Email給我們

3．電話或Email確認報名信息

4． 交納報名費和學費

5．領(lǐng)取交費收據(jù)、確認函、聽課證

6． 報名成功

聯(lián)系方式

電話：82357175/83/84-850/851/852/858/859

郵件：.cn

課程大綱和更多信息請查詢網(wǎng)站：.cn

注：本班招生30人，招滿截止，名額有限，預(yù)報從速！若報名人數(shù)少于10人則不開班

集成電路封裝工藝員培訓

招生對象 大專理工類專業(yè)及以上學歷

招生人數(shù) 限50人

開課時間 2006年2月13日-3月3日

（周一至周五上課）共120課時

課程內(nèi)容

半導體基礎(chǔ)制造程序、集成電路各類產(chǎn)品與應(yīng)用、集成電路生產(chǎn)常用材料使用簡介、集成電路英文應(yīng)用、集成電路廠務(wù)與環(huán)境、封裝基礎(chǔ)知識、集成電路SOP學習、集成電路設(shè)備基本操作與應(yīng)急處理、質(zhì)量環(huán)境及工作安全教育、集成電路封裝

開班宗旨

復(fù)芯微電子集成電路封裝工程師培訓為您的職業(yè)生涯鑄造輝煌的起點

培訓優(yōu)勢

訂單培養(yǎng)、校企結(jié)合、高就業(yè)率

課程特色 名校資深講師與企業(yè)主管共同授課；

獨家使用教材；

嚴謹治學、定期考核

附贈行業(yè)素質(zhì)、面試技巧等實用課程

職業(yè)前景

集成電路產(chǎn)業(yè)是未來全球高新技術(shù)產(chǎn)業(yè)的前沿和核心，是最具活力和滲透力的戰(zhàn)略產(chǎn)業(yè)。作為集成電路產(chǎn)業(yè)人才缺口最大的封裝產(chǎn)業(yè)，正需要大量有志于投身該事業(yè)的青年加入其中。

應(yīng)屆畢業(yè)生從事集成電路（IC）封裝行業(yè)，年薪3-6萬……

封裝企業(yè)大多提供相當好的福利，包括吃、住、補貼……

想進入集成電路行業(yè)的您，請不要猶豫了！

招生對象 本科理工類專業(yè)及以上學歷

招生人數(shù) 限30人

開課時間 2006年3月4日-4月2日

（雙休日上課）共120課時

課程內(nèi)容：

計算機網(wǎng)絡(luò)與UNIX應(yīng)用、半導體基礎(chǔ)理論、集成電路制造工藝、集成電路設(shè)計概論、集成電路設(shè)計EDA軟件、基本版圖知識

開班宗旨：

復(fù)芯微電子IC版圖設(shè)計師培訓為您的職業(yè)生涯鑄造輝煌的起點

培訓優(yōu)勢：

訂單培養(yǎng)、保證推薦、高就業(yè)率

課程特色 校內(nèi)資深講師與企業(yè)在職工程師共同授課；

獨家使用教材；

嚴謹治學、定期考核

附贈行業(yè)素質(zhì)、面試技巧等實用課程

職業(yè)前情：

集成電路產(chǎn)業(yè)是未來全球高新技術(shù)產(chǎn)業(yè)的前沿和核心，是最具活力和滲透力的戰(zhàn)略產(chǎn)業(yè)。作為集成電路產(chǎn)業(yè)的命脈，目前長三角地區(qū)IC設(shè)計業(yè)的人才缺口已達20萬……

IC設(shè)計業(yè)薪酬水平不斷攀升，應(yīng)屆本科生從事IC版圖設(shè)計起薪達3000元……

IC設(shè)計師平均月薪高達10000元……

看到這些數(shù)字，您還需要猶豫嗎？

誠信責任創(chuàng)新

咨詢?nèi)?宣佳博老師

咨詢電話 021-51087308*8301

E-mail

TEL (021)- 51087308

篇4

中圖分類號：G642.0 文獻標志碼： A 文章編號：1002-0845（2012）09-0102-02

集成電路產(chǎn)業(yè)是關(guān)系到國家經(jīng)濟建設(shè)、社會發(fā)展和國家安全的新戰(zhàn)略性產(chǎn)業(yè)，是國家核心競爭力的重要體現(xiàn)?！秶窠?jīng)濟和社會發(fā)展第十二個五年規(guī)劃綱要》明確將集成電路作為新一代信息技術(shù)產(chǎn)業(yè)的重點發(fā)展方向之一。

信息技術(shù)產(chǎn)業(yè)的特點決定了集成電路專業(yè)的畢業(yè)生應(yīng)該具有很高的工程素質(zhì)和實踐能力。然而，目前很多應(yīng)屆畢業(yè)生實踐技能較弱，走出校園后普遍還不具備直接參與集成電路設(shè)計的能力。其主要原因是一些高校對集成電路專業(yè)實踐教學的重視程度不夠，技能培養(yǎng)目標和內(nèi)容不明確，導致培養(yǎng)學生實踐技能的效果欠佳。因此，研究探索如何加強集成電路專業(yè)對學生實踐技能的培養(yǎng)具有非常重要的現(xiàn)實意義。

一、集成電路專業(yè)實踐技能培養(yǎng)的目標

集成電路專業(yè)是一門多學科交叉、高技術(shù)密集的學科，工程性和實踐性非常強。其人才培養(yǎng)的目標是培養(yǎng)熟悉模擬電路、數(shù)字電路、信號處理和計算機等相關(guān)基礎(chǔ)知識，以及集成電路制造的整個工藝流程，掌握集成電路設(shè)計基本理論和基本設(shè)計方法，掌握常用集成電路設(shè)計軟件工具，具有集成電路設(shè)計、驗證、測試及電子系統(tǒng)開發(fā)能力，能夠從事相關(guān)領(lǐng)域前沿技術(shù)工作的應(yīng)用型高級技術(shù)人才。

根據(jù)集成電路專業(yè)人才的培養(yǎng)目標，我們明確了集成電路專業(yè)的核心專業(yè)能力為：模擬集成電路設(shè)計、數(shù)字集成電路設(shè)計、射頻集成電路設(shè)計以及嵌入式系統(tǒng)開發(fā)四個方面。圍繞這四個方面的核心能力，集成電路專業(yè)人才實踐技能培養(yǎng)的主要目標應(yīng)確定為：掌握常用集成電路設(shè)計軟件工具，具備模擬集成電路設(shè)計能力、數(shù)字集成電路設(shè)計能力、射頻集成電路設(shè)計能力、集成電路版圖設(shè)計能力以及嵌入式系統(tǒng)開發(fā)能力。

二、集成電路專業(yè)實踐技能培養(yǎng)的內(nèi)容

1.電子線路應(yīng)用模塊。主要培養(yǎng)學生具有模擬電路、數(shù)字電路和信號處理等方面的應(yīng)用能力。其課程主要包含模擬電路、數(shù)字電路、電路分析、模擬電路實驗、數(shù)字電路實驗以及電路分析實驗等。

2.嵌入式系統(tǒng)設(shè)計模塊。主要培養(yǎng)學生掌握嵌入式軟件、嵌入式硬件、SOPC和嵌入式應(yīng)用領(lǐng)域的前沿知識，具備能夠從事面向應(yīng)用的嵌入式系統(tǒng)設(shè)計能力。其課程主要有C語言程序設(shè)計、單片機原理、單片機實訓、傳感器原理、傳感器接口電路設(shè)計、FPGA原理與應(yīng)用及SOPC系統(tǒng)設(shè)計等。

3.集成電路制造工藝模塊。主要培養(yǎng)學生熟悉半導體集成電路制造工藝流程，掌握集成電路制造各工序工藝原理和操作方法，具備一定的集成電路版圖設(shè)計能力。其課程主要包含半導體物理、半導體材料、集成電路專業(yè)實驗、集成電路工藝實驗和集成電路版圖設(shè)計等。

4.模擬集成電路設(shè)計模塊。主要培養(yǎng)學生掌握CMOS模擬集成電路設(shè)計原理與設(shè)計方法，熟悉模擬集成電路設(shè)計流程，熟練使用Cadence、Synopsis、Mentor等EDA工具，具備運用常用的集成電路EDA軟件工具從事模擬集成電路設(shè)計的能力。其課程主要包含模擬電路、半導體物理、CMOS模擬集成電路設(shè)計、集成電路CAD設(shè)計、集成電路工藝原理、VLSI集成電路設(shè)計方法和混合集成電路設(shè)計等。此外，還包括Synopsis認證培訓相關(guān)課程。

5.數(shù)字集成電路設(shè)計模塊。主要培養(yǎng)學生掌握數(shù)字集成電路設(shè)計原理與設(shè)計方法，具備運用常用的集成電路EDA軟件工具從事數(shù)字集成電路設(shè)計的能力。其課程主要包含數(shù)字電路、數(shù)字集成電路設(shè)計、硬件描述語言、VLSI測試技術(shù)、ASIC設(shè)計綜合和時序分析等。

6.射頻集成電路設(shè)計模塊。主要培養(yǎng)學生掌握射頻集成電路設(shè)計原理與設(shè)計方法，具備運用常用的集成電路EDA軟件工具從事射頻集成電路設(shè)計的能力。其課程主要包含CMOS射頻集成電路設(shè)計、電磁場技術(shù)、電磁場與

天線和通訊原理等。

在實踐教學內(nèi)容的設(shè)置、安排上要符合認識規(guī)律，由易到難，由淺入深，充分考慮學生的理論知識基礎(chǔ)與基本技能的訓練，既要有利于啟發(fā)學生的創(chuàng)新思維與意識，有利于培養(yǎng)學生創(chuàng)新進取的科學精神，有利于激發(fā)學生的學習興趣，又要保證基礎(chǔ)，注重發(fā)揮學生主觀能動性，強化綜合和創(chuàng)新。因此，在集成電路專業(yè)的實驗教學安排上，應(yīng)減少緊隨理論課開設(shè)的驗證性實驗內(nèi)容比例，增加綜合設(shè)計型和研究創(chuàng)新型實驗的內(nèi)容，使學有余力的學生能發(fā)揮潛能，有利于因材施教。

三、集成電路專業(yè)實踐技能培養(yǎng)的策略

1.改善實驗教學條件，提高實驗教學效果。學校應(yīng)抓住教育部本科教學水平評估的機會，加大對實驗室建設(shè)的經(jīng)費投入，加大實驗室軟、硬件建設(shè)力度。同時加強實驗室制度建設(shè)，制訂修改實驗教學文件，修訂完善實驗教學大綱，加強對實驗教學的管理和指導。

2.改進實驗教學方法，豐富實驗教學手段。應(yīng)以學生為主體，以教師為主導，積極改進實驗教學方法，科學安排課程實驗，合理設(shè)計實驗內(nèi)容，給學生充分的自由空間，引導學生獨立思考應(yīng)該怎樣做，使實驗成為可以激發(fā)學生理論聯(lián)系實際的結(jié)合點，為學生創(chuàng)新提供條件。應(yīng)注重利用多媒體技術(shù)來豐富和優(yōu)化實驗教學手段，如借助實驗輔助教學平臺，利用仿真技術(shù)，加強新技術(shù)在實驗中的應(yīng)用，使學生增加對實驗的興趣。

3.加強師資隊伍建設(shè)，確保實驗教學質(zhì)量。高水平的實驗師資隊伍，是確保實驗教學質(zhì)量、培養(yǎng)創(chuàng)新人才的關(guān)鍵。應(yīng)制定完善的有利于實驗師資隊伍建設(shè)的制度，對實驗師資隊伍的人員數(shù)量編制、年齡結(jié)構(gòu)、學歷結(jié)構(gòu)和職稱結(jié)構(gòu)進行規(guī)劃，從職稱、待遇等方面對實驗師資隊伍予以傾斜，保證實驗師資隊伍的穩(wěn)定和發(fā)展。

4.保障實習基地建設(shè)，增加就業(yè)競爭能力。開展校內(nèi)外實習是提高學生實踐技能的重要手段。

實習基地是學生獲取科學知識、提高實踐技能的重要場所，對集成電路專業(yè)人才培養(yǎng)起著重要作用。學校應(yīng)積極聯(lián)系那些具有一定實力并且在行業(yè)中有一定知名度的企業(yè)，給能夠提供實習場所并愿意支持學校完成實習任務(wù)的單位掛實習基地牌匾。另外，可以把企業(yè)請進來，聯(lián)合構(gòu)建集成電路專業(yè)校內(nèi)實踐基地，把企業(yè)和高校的資源最大限度地整合起來，實現(xiàn)在校教育與產(chǎn)業(yè)需求的無縫聯(lián)接。

5.重視畢業(yè)設(shè)計，全面提升學生的綜合應(yīng)用能力。畢業(yè)設(shè)計是集成電路專業(yè)教學中最重要的一個綜合性實踐教學環(huán)節(jié)。由于畢業(yè)設(shè)計工作一般都被安排在最后一個學期，此時學生面臨找工作和準備考研復(fù)試的問題，畢業(yè)設(shè)計的時間和質(zhì)量有時很難保證。為了進一步加強實踐環(huán)節(jié)的教學，應(yīng)讓學生從大學四年級上半學期就開始畢業(yè)設(shè)計，因為那時學生已經(jīng)完成基礎(chǔ)課程和專業(yè)基礎(chǔ)課程的學習，部分完成專業(yè)課程的學習，而專業(yè)課教師往往就是學生畢業(yè)設(shè)計的指導教師，在此時進行畢業(yè)設(shè)計，一方面可以和專業(yè)課學習緊密結(jié)合起來，另一方面便于指導教師加強對學生的教育和督促。

選題是畢業(yè)設(shè)計中非常關(guān)鍵的環(huán)節(jié)，通過選題來確定畢業(yè)設(shè)計的方向和主要內(nèi)容，是做好畢業(yè)設(shè)計的基礎(chǔ)，決定著畢業(yè)設(shè)計的效果。因此教師對畢業(yè)設(shè)計的指導應(yīng)從幫助學生選好設(shè)計題目開始。集成電路專業(yè)畢業(yè)設(shè)計的選題要符合本學科研究和發(fā)展的方向，在選題過程中要注重培養(yǎng)學生綜合分析和解決問題的能力。在畢業(yè)設(shè)計的過程中，可以讓學生們適當?shù)貐⑴c教師的科研活動，以激發(fā)其專業(yè)課學習的熱情，在科研實踐中發(fā)揮和鞏固專業(yè)知識，提高實踐能力。

6.全面考核評價，科學檢驗技能培養(yǎng)的效果。實踐技能考核是檢驗實踐培訓效果的重要手段。相比理論教學的考核，實踐教學的考核標準不易把握，操作困難，因此各高校普遍缺乏對實踐教學的考核，影響了實踐技能培養(yǎng)的效果。集成電路專業(yè)學生的實踐技能培養(yǎng)貫穿于大學四年，每個培養(yǎng)環(huán)節(jié)都應(yīng)進行科學的考核，既要加強實驗教學的考核，也要加強畢業(yè)設(shè)計等環(huán)節(jié)的考核。

對實驗教學考核可以分為事中考核和事后考核。事中考核是指在實驗教學進行過程中進行的質(zhì)量監(jiān)控，教師要對學生在實驗過程中的操作表現(xiàn)、學術(shù)態(tài)度以及參與程度等進行評價；事后考核是指實驗結(jié)束后要對學生提交的實驗報告進行評價。這兩部分構(gòu)成實驗課考核成績，并于期末計入課程總成績。這樣做使得學生對實驗課的重視程度大大提高，能夠有效地提高實驗課效果。此外，還可將學生結(jié)合教師的科研開展實驗的情況計入實驗考核。

7.借助學科競賽，培養(yǎng)團隊協(xié)作意識和創(chuàng)新能力。集成電路專業(yè)的學科競賽是通過針對基本理論知識以及解決實際問題的能力設(shè)計的、以學生為參賽主體的比賽。學科競賽能夠在緊密結(jié)合課堂教學或新技術(shù)應(yīng)用的基礎(chǔ)上，以競賽的方式培養(yǎng)學生的綜合能力，引導學生通過完成競賽任務(wù)來發(fā)現(xiàn)問題、解決問題，并增強學生的學習興趣及研究的主動性，培養(yǎng)學生的團隊協(xié)作意識和創(chuàng)新精神。

在參加競賽的整個過程中，學生不僅需要對學習過的若干門專業(yè)課程進行回顧，靈活運用，還要查閱資料、搜集信息，自主提出設(shè)計思想和解決問題的辦法，既檢驗了學生的專業(yè)知識，又促使學生主動地學習，最終使學生的動手能力、自學能力、科學思維能力和創(chuàng)業(yè)創(chuàng)新能力都得到不斷的提高。而教師通過考察學生在參賽過程中運用所學知識的能力，認真總結(jié)參賽經(jīng)驗，分析由此暴露出的相關(guān)教學環(huán)節(jié)的問題和不足，能夠相應(yīng)地改進教學方法與內(nèi)容，有利于提高技能教學的有效性。

此外，還應(yīng)鼓勵學生積極申報校內(nèi)的創(chuàng)新實驗室項目和實驗室開放基金項目，通過這些項目的研究可以極大地提高學生的實踐動手能力和創(chuàng)新能力。

參考文獻：

[1]袁穎，等.依托專業(yè)特色，培養(yǎng)創(chuàng)新人才[J]. 電子世界，2012（1）.

[2]袁穎，等.集成電路設(shè)計實踐教學課程體系的研究[J]. 實驗技術(shù)與管理，2009（6）.

[3]李山，等.以新理念完善工程應(yīng)用型人才培養(yǎng)的創(chuàng)新模式[J]. 高教研究與實踐，2011（1）.

篇5

中圖分類號：G647 文獻標志碼：A 文章編號：1674-9324（2013）44-0089-02

集成電路設(shè)計是學科交叉特性顯著的一個學科，且其發(fā)展日新月異，技術(shù)更新非?？?，而其主要的更新點體現(xiàn)在工藝水平、設(shè)計思想和設(shè)計手段上。例如，在設(shè)計SOC等大規(guī)模集成電路時，設(shè)計者首先要全方位地把握系統(tǒng)的主體框架，另外還要注重各個環(huán)節(jié)中的細節(jié)，有效利用EDA軟件來精確地實現(xiàn)設(shè)計并驗證其正確性。目前大多數(shù)高校開設(shè)的集成電路設(shè)計課程融入了多媒體教學，但多媒體教學多局限于PPT課件教學，雖然在教學內(nèi)容上與過去的板書教學相比得到了很大的擴充，但從教學體系上說對于工程化設(shè)計流程的介紹缺乏連貫性、完整性，各個知識點的介紹相對來說較為孤立，學生對所學知識的理解無法融會貫通，對工程化設(shè)計的理解停留在概念的層面上。目前課程安排中普遍采用理論教學為主，存在實踐環(huán)節(jié)過少、實踐環(huán)節(jié)不成完備體系等問題。學生工程實踐能力不能得到有效提升，用人單位需要花大量的時間和人力對應(yīng)屆學生進行培訓；學生容易產(chǎn)生挫折情緒，不能快速適應(yīng)崗位需求。本教改通過對目前國內(nèi)急需集成電路設(shè)計人才的現(xiàn)狀的思考，對集成電路設(shè)計課程的教學進行改革，實施以工程需求為導向，以工程界典型數(shù)字集成電路設(shè)計和驗證流程為主線的閉環(huán)式教學。在國家急需系統(tǒng)級集成電路設(shè)計實用型工程人才的指導思想下，在工科院校要培養(yǎng)能為社會所用工程人才的辦學宗旨下，以開發(fā)學生潛力、提高學生自主學習積極性為目的，結(jié)合用人單位的用人需求，我院集成電路設(shè)計課程嘗試閉環(huán)教育，即課程的章節(jié)設(shè)置參照工程界數(shù)字集成電路系統(tǒng)的典型設(shè)計流程，知識內(nèi)容涵蓋從設(shè)計到流片生產(chǎn)甚至測試的每一個環(huán)節(jié)，而每一個重要環(huán)節(jié)都有工程實驗與之相對應(yīng)，形成完備的閉環(huán)知識體系。本教改項目閉環(huán)教育可分為理論教育環(huán)節(jié)和實驗教育環(huán)節(jié)。

一、理論教育環(huán)節(jié)

閉環(huán)教育中的理論教育以工程界大型數(shù)字集成電路設(shè)計的典型流程為教學切入點，然后以該流程為主線介紹各個階段涉及的理論知識和可供使用的EDA軟件，每次進入下一設(shè)計階段的講解前，都會重新鏈接至流程圖，見圖1所示。反復(fù)出現(xiàn)的設(shè)計流程圖，一方面可以加深學生對設(shè)計流程的印象；另一方面針對當前內(nèi)容在流程中出現(xiàn)的位置，突出當前設(shè)計階段與系統(tǒng)設(shè)計的整體關(guān)聯(lián)，加強學生對各個設(shè)計階段的設(shè)計目的、設(shè)計方法、EDA軟件中參數(shù)設(shè)定偏重點的理解。這種教育方法區(qū)別于傳統(tǒng)的單純的由點及面的教育方法，避免出現(xiàn)只見樹木不見森林的情況，能夠在注重細節(jié)的同時加強整體觀念。

二、實踐教育環(huán)節(jié)

實踐教育環(huán)節(jié)主要是指與理論教育相配套結(jié)合的系列實驗。針對每個設(shè)計階段都安排相應(yīng)的較為全面的實驗，與該階段的理論知識形成閉環(huán)。而且，所有的實驗基本可按照從系統(tǒng)設(shè)計開始到流片、測試的完整設(shè)計流程串接起來。

圖1 大型數(shù)字集成電路設(shè)計的典型流程

實驗指導書撰寫了前端設(shè)計內(nèi)容，在數(shù)字集成電路系統(tǒng)初期的系統(tǒng)分析、功能模塊劃分、具體硬件語言描述編譯階段，加入以硬件語言描述、編譯、仿真為偏重的上機實驗，目的是學習良好的系統(tǒng)全局觀，掌握過硬的代碼編寫能力，并將設(shè)計下載至FPGA中作為初步的硬件設(shè)計驗證手段；撰寫了后端設(shè)計內(nèi)容，采用Cadence公司的自動布局布線器SE進行布局布線，介紹面向數(shù)字化集成電路的標準化單元概念及其相關(guān)工藝庫文件的作用，著重講授從網(wǎng)表到版圖的轉(zhuǎn)化過程以及需要注意的問題，如電源網(wǎng)絡(luò)的合理布局、時鐘網(wǎng)絡(luò)的時序匹配及平衡扇出等方面的考慮。利用版圖編輯器Virtuoso Layout進行版圖驗證，介紹標準單元版圖與定制版圖的區(qū)別、版圖設(shè)計與工藝制程的關(guān)系，重點在于使學生在對版圖建立感性認識的同時對IP保護有更深層次的理解。Verilog仿真器進行版圖后仿真實驗，強調(diào)版圖寄生參數(shù)對系統(tǒng)功能、時序的影響，后仿真時序文件反標的含義；明確后仿真對于保證設(shè)計正確性的意義；培養(yǎng)認真負責的驗證思想。

實踐教育環(huán)節(jié)大致分為前端設(shè)計階段、后端設(shè)計階段、測試階段。

1.前端設(shè)計階段。在數(shù)字集成電路系統(tǒng)初期的系統(tǒng)分析、功能模塊劃分、具體硬件語言描述編譯階段，加入以硬件語言描述、編譯、仿真為偏重的上機實驗，目的是學習良好的系統(tǒng)全局觀，掌握過硬的代碼編寫能力，并將設(shè)計下載至FPGA中作為初步的硬件設(shè)計驗證手段。

篇6

二、變革教學理念與模式

CDIO（構(gòu)思、設(shè)計、實施、運行）理念，是目前國內(nèi)外各高校開始提出的新型教育理念，將工程創(chuàng)新教育結(jié)合課程教學模式，旨在緩解高校人才培養(yǎng)模式與企業(yè)人才需求的沖突[4]。在實際教學過程中，結(jié)合黑龍江大學集成電路設(shè)計與集成系統(tǒng)專業(yè)的“數(shù)?；旌霞呻娐吩O(shè)計”課程，基于“逐次逼近型模數(shù)轉(zhuǎn)換器（SARADC）”的課題項目開展教學內(nèi)容，將各個獨立分散的模擬或數(shù)字電路模塊的設(shè)計進行有機串聯(lián)，使之成為具有連貫性的課題實踐內(nèi)容。在教學周期內(nèi)，以學生為主體、教師為引導的教學模式，令學生“做中學”，讓學生有目的地將理論切實應(yīng)用于實踐中，完成“構(gòu)思、設(shè)計、實踐和驗證”的整體流程，使學生系統(tǒng)地掌握集成電路全定制方案的具體實施方法及設(shè)計操作流程。同時，通過以小組為單位，進行團隊合作，在組內(nèi)或組間的相互交流與學習中，相互促進提高，培養(yǎng)學生善于思考、發(fā)現(xiàn)問題及解決問題的能力，鍛煉學生團隊工作的能力及創(chuàng)新能力，并可以通過對新結(jié)構(gòu)、新想法進行不同程度獎勵加分的形式以激發(fā)學生的積極性和創(chuàng)新力。此外，該門課程的考核形式也不同，不是通過以往的試卷筆試形式來確定學生得分，而是以畢業(yè)論文的撰寫要求，令每一組提供一份完整翔實的數(shù)據(jù)報告，鍛煉學生撰寫論文、數(shù)據(jù)整理的能力，為接下來學期中的畢業(yè)設(shè)計打下一定的基礎(chǔ)。而對于教師的要求，不僅要有扎實的理論基礎(chǔ)還應(yīng)具備豐富的實踐經(jīng)驗，因此青年教師要不斷提高專業(yè)能力和素質(zhì)?？赏ㄟ^參加研討會、專業(yè)講座、企業(yè)實習、項目合作等途徑分享和學習實踐經(jīng)驗，同時還應(yīng)定期邀請校外專家或?qū)I(yè)工程師進行集成電路方面的專業(yè)座談、學術(shù)交流、技術(shù)培訓等，進行教學及實踐的指導。

三、加強EDA實踐教學

首先，根據(jù)企業(yè)的技術(shù)需求，引進目前使用的主流EDA工具軟件，讓學生在就業(yè)前就可以熟練掌握應(yīng)用，將工程實際和實驗教學緊密聯(lián)系，積累經(jīng)驗的同時增加學生就業(yè)及繼續(xù)深造的機會，為今后競爭打下良好的基礎(chǔ)。2009—2015年，黑龍江大學先后引進數(shù)字集成電路設(shè)計平臺Xilinx和FPGA實驗箱、華大九天開發(fā)的全定制集成電路EDA設(shè)計工具Aether以及Synopsys公司的EDA設(shè)計工具等，最大可能地滿足在校本科生和研究生的學習和科研。而面對目前學生人數(shù)眾多但實驗教學資源相對不足的情況，如果可以借助黑龍江大學的校園網(wǎng)進行網(wǎng)絡(luò)集成電路設(shè)計平臺的搭建，實現(xiàn)遠程登錄，則在一定程度上可以滿足學生在課后進行自主學習的需要[5]。其次，根據(jù)企業(yè)崗位的需求可合理安排EDA實踐教學內(nèi)容，適當增加實踐課程的學時。如通過運算放大器、差分放大器、采樣電路、比較器電路、DAC、邏輯門電路、有限狀態(tài)機、分頻器、數(shù)顯鍵盤控制等各種類型電路模塊的設(shè)計和仿真分析，令學生掌握數(shù)字、模擬、數(shù)?；旌霞呻娐返脑O(shè)計方法及流程，在了解企業(yè)對于數(shù)字、模擬、數(shù)模混合集成電路設(shè)計以及版圖設(shè)計等崗位要求的基礎(chǔ)上，有針對性地進行模塊課程的學習與實踐操作的鍛煉，使學生對于相關(guān)的EDA實踐內(nèi)容真正融會貫通，為今后就業(yè)做好充足的準備。第三，根據(jù)集成電路設(shè)計本科理論課程的教學內(nèi)容，以各應(yīng)用軟件為基礎(chǔ)，結(jié)合多媒體的教學方法，選取結(jié)合于理論課程內(nèi)容的實例，制定和編寫相應(yīng)內(nèi)容的實驗課件及操作流程手冊，如黑龍江大學的“CMOS模擬集成電路設(shè)計”和“數(shù)字集成電路設(shè)計”課程，都已制定了比較詳盡的實踐手冊及實驗內(nèi)容課件；通過網(wǎng)絡(luò)平臺，使學生能夠更加方便地分享教學資源并充分利用資源隨時隨地地學習。

篇7

二、針對企業(yè)要求的版圖設(shè)計教學規(guī)劃

1.數(shù)字版圖設(shè)計。數(shù)字集成電路版圖設(shè)計是由自動布局布線工具結(jié)合版圖驗證工具實現(xiàn)的。自動布局布線工具加載準備好的由verilog程序經(jīng)過DC綜合后的網(wǎng)表文件與Foundry提供的數(shù)字邏輯標準單元版圖庫文件和I/O的庫文件，它包括物理庫、時序庫、時序約束文件。在數(shù)字版圖設(shè)計時，一是熟練使用自動布局布線工具如Encounter、Astro等，鑒于很少有學校開設(shè)這門課程，可以推薦學生自學或是參加專業(yè)培訓。二是數(shù)字邏輯標準單元版圖庫的設(shè)計，可以由Foundry廠提供，也可由公司自定制標準單元版圖庫，因此對于初學者而言設(shè)計好標準單元版圖使其符合行業(yè)規(guī)范至關(guān)重要。2.模擬版圖設(shè)計。在模擬集成電路設(shè)計中，無論是CMOS還是雙極型電路，主要目標并不是芯片的尺寸，而是優(yōu)化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設(shè)計者，更關(guān)心的是電路的性能，了解電壓和電流以及它們之間的相互關(guān)系，應(yīng)當知道為什么差分對需要匹配，應(yīng)當知道有關(guān)信號流、降低寄生參數(shù)、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎(chǔ)上去優(yōu)化尺寸的，面積在某種程度上說仍然是一個問題，但不再是壓倒一切的問題。在模擬電路版圖設(shè)計中，性能比尺寸更重要。另外，模擬集成電路版圖設(shè)計師作為前端電路設(shè)計師的助手，經(jīng)常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導線是否有大電流流過等，這就要求版圖設(shè)計師不僅懂工藝而且能看懂模擬電路。3.逆向版圖設(shè)計。集成電路逆向設(shè)計其實就是芯片反向設(shè)計。它是通過對芯片內(nèi)部電路的提取與分析、整理，實現(xiàn)對芯片技術(shù)原理、設(shè)計思路、工藝制造、結(jié)構(gòu)機制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設(shè)計流程包括電路提取、電路整理、分析仿真驗證、電路調(diào)整、版圖提取整理、版圖繪制驗證及后仿真等。設(shè)計公司對反向版圖設(shè)計的要求較高，版圖設(shè)計工作還涵蓋了電路提取與整理，這就要求版圖設(shè)計師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數(shù)字標準單元電路工作原理。

篇8

對于數(shù)字集成電路而言，其涉及到的工作都是比較復(fù)雜的，自身的功能也比較多樣，為了在驗證方面獲得較高的提升，必須在驗證指標、驗證手段上進行優(yōu)化。對于數(shù)字集成電路FPGA驗證而言，其本身就是重要的組成部分，而在參數(shù)的驗證和功能的分析方面，都表現(xiàn)出了一定的復(fù)雜特點，傳統(tǒng)的模式無法滿足現(xiàn)階段的需求。所以，我們要針對數(shù)字集成電路FPGA驗證的特點、目的、要求，完成各項工作的不斷提升。在此，本文主要對數(shù)字集成電路FPGA驗證展開討論。

1 FPGA概述

在數(shù)字集成電路當中，F(xiàn)PGA所發(fā)揮的作用是非常積極的，現(xiàn)如今已經(jīng)成為了不可或缺的重要組成部分。從應(yīng)用的角度來分析，F(xiàn)PGA是一種現(xiàn)場編程門陣列，它主要是在可編程器基礎(chǔ)上，進一步發(fā)展的產(chǎn)物?？删幊唐髦饕≒AL、GAL、CPLD等等。FPGA在具體的應(yīng)用過程中，具有較強的針對性，其主要是作為專用集成電路領(lǐng)域的服務(wù)，并且自身所代表的是一種半制定的電路。從客觀的角度來分析，F(xiàn)PGA的出現(xiàn)和應(yīng)用，不僅在很多方面解決了定制電路所表現(xiàn)出的不足，同時又在很大程度上克服了原有的問題，主要是克服了編程器件門電路數(shù)有限的缺點。由此可見，數(shù)字集成電路在應(yīng)用FPGA以后，本身所獲得的進步是非常突出的，并且在客觀上和主觀上，均創(chuàng)造了較大的效益，是非常值得肯定的。

2 FPGA器件介紹

隨著數(shù)字集成電路的不斷發(fā)展，F(xiàn)PGA的應(yīng)用效果也越來越突出。目前，關(guān)于數(shù)字集成電路FPGA驗證，業(yè)界內(nèi)展開了大量的討論。對于FPGA驗證而言，需從客觀實際出發(fā)。FPGA器件，是驗證數(shù)字集成電路的主要工具，因此首先要在該方面做出足夠的努力。在芯片流片之前，對數(shù)字集成電路的整體設(shè)計，開展有效的FPGA驗證，能夠針對數(shù)字集成電路的實際工作情況，進行深入的了解和分析；針對遇到的問題，可以采取有效的方案來解決，避免造成較大的損失。

相對而言，采用FPGA進行驗證的過程中，硬件環(huán)境的標準是比較高的。首先，我們在驗證工作之前，必須設(shè)計出相應(yīng)的PCB板，完成相關(guān)系統(tǒng)的驗證和構(gòu)建。其次，在驗證的過程中，必須充分考慮到成本的問題，與芯片的流片費用相比較，F(xiàn)PGA的驗證成本較低，是主流的選擇。第三，數(shù)字集成電路FPGA驗證過程中，多數(shù)情況是由兩個部分組成的，分別是FPGA和器件。器件主要包括開關(guān)、存儲器、LED、轉(zhuǎn)接頭等等。

數(shù)字集成電路FPGA驗證時，需針對不同的電路實施有效的驗證。例如，在實際工作當中，如果是要驗證EPA類型的芯片，必須對成本因素進行充分的考量。建議選擇Spartan3 XC3S1500 FPGA進行驗證處理。選擇該類型的FPGA，原因在于，其芯片為150萬門級，能夠滿足EPA的客觀需求。同時，在FPGA的利用率方面，超過了90%，各方面均取得較好成果。

3 基于FPGA的驗證環(huán)境

數(shù)字集成電路在目前的發(fā)展中，獲得了社會上廣泛的重視，并且在很多方面都表現(xiàn)出了較強的高端性。為了在FPGA驗證方面取得更多的進展，必須針對驗證環(huán)境進行深入的分析。本文認為，一個比較完整的驗證方案，其在執(zhí)行過程中，必須充分的考慮到芯片的實際工作環(huán)境，考慮到理想的驗證環(huán)境，考慮到二者的具體差別。尤其是在網(wǎng)絡(luò)的工作環(huán)境方面，其包含很多復(fù)雜的數(shù)據(jù)包，將會對最終的驗證造成不利的影響。例如，我們在開展EPA芯片的驗證工作中，可嘗試使用OVM庫類驗證芯片的基本通信系統(tǒng)、功能，再利用FPGA的輔助驗證，與時鐘進行同步處理，從而選擇合理的驗證方式，針對數(shù)字集成電路完成比較全方位的驗證，實現(xiàn)客觀工作的較大進步。

4 關(guān)于數(shù)字集成電路FPGA驗證的討論

數(shù)字集成電路FPGA的驗證工作，在很多方面都表現(xiàn)出了較高的復(fù)雜性和較強的技術(shù)性，現(xiàn)階段的部分工作雖然得到了較大的進步，但也有一些問題，還沒有進行充分的解決，這對將來的發(fā)展，會產(chǎn)生一定的威脅和不良影響。例如，F(xiàn)PGA基于查找表結(jié)構(gòu)，有固定的設(shè)計約束和要求，以及定義明確的標準功能，而ASIC基于標準單元和宏單元，按照一般IC設(shè)計流程進行設(shè)計，并采用標準的工藝線進行流片，在設(shè)計時存在的選項以及需要考慮的問題往往比FPGA多很多，所以在將FPGA設(shè)計轉(zhuǎn)化為ASIC設(shè)計時，需要考慮如何轉(zhuǎn)化并了解這些轉(zhuǎn)化可能帶來的相關(guān)風險。

5 總結(jié)

本文對數(shù)字集成電路FPGA驗證展開討論，從目前的工作來看，F(xiàn)PGA在驗證過程中，表現(xiàn)出的積極效果還是非常值得肯定的，各項工作均未出現(xiàn)惡性循環(huán)。今后，應(yīng)在數(shù)字集成電路以及FPGA驗證兩方面，開展深入的研究，健全工作體系的同時，加強操作的簡潔性。

參考文獻

[1]陳玉潔，張春.基于EDA平臺的數(shù)字集成電路快速成型系統(tǒng)的設(shè)計[J].實驗技術(shù)與管理，2012，09：101-102+107.

[2]張娓娓，張月平，呂俊霞.常用數(shù)字集成電路的使用常識[J].河北能源職業(yè)技術(shù)學院學報，2012，03：65-68.

[3]呂曉春.數(shù)字集成電路設(shè)計理論研究[J]. 就業(yè)與保障，2012，12：32-33.

[4]伍思碩，唐賢健.數(shù)字集成電路的應(yīng)用研究[J].電腦知識與技術(shù)，2014，19：4476-4477.

[5]閆露露，王容石子，尹繼武.基于AT89C51的數(shù)字集成電路測試儀的設(shè)計[J].電子質(zhì)量，2010，08：7-9.

作者簡介

于維佳 （1982-），男，廣西壯族自治區(qū)柳州市人。碩士學位?，F(xiàn)為柳州鐵道職業(yè)技術(shù)學院講師。研究方向為智能檢測與控制技術(shù)。

作者單位

篇9

2集成電路設(shè)計類課程體系改革探索和教學模式的改進

2014年“數(shù)字集成電路設(shè)計”課程被列入我校卓越課程的建設(shè)項目，以此為契機，卓越課程建設(shè)小組對集成電路設(shè)計類課程進行了探索性的“多維一體”的教學改革，運用多元化的教學組織形式，通過合作學習、小組討論、項目學習、課外實訓等方式，營造開放、協(xié)作、自主的學習氛圍和批判性的學習環(huán)境。

2．1新型集成電路設(shè)計課程體系探索

由于統(tǒng)一的人才培養(yǎng)方案，造成了學生“學而不精”局面，培養(yǎng)出來的學生很難快速適應(yīng)企業(yè)的需求，往往企業(yè)還需追加6～12個月的實訓，學生才能逐漸掌握專業(yè)技能，適應(yīng)工作崗位。因此，本卓越課程建設(shè)小組試圖根據(jù)差異化的人才培養(yǎng)目標，探索新型集成電路設(shè)計類課程體系，重新規(guī)劃課程體系，突出課程的差異化設(shè)置。集成電路設(shè)計類課程的差異化，即根據(jù)不同的人才培養(yǎng)目標，開設(shè)不同的專業(yè)課程。比如，一些班級側(cè)重培養(yǎng)集成電路前端設(shè)計的高端人才，其開設(shè)的集成電路設(shè)計類課程包括數(shù)字集成電路設(shè)計、集成電路系統(tǒng)與芯片設(shè)計、模擬集成電路設(shè)計、射頻電路基礎(chǔ)、硬件描述語言與FPGA設(shè)計、集成電路EDA技術(shù)、集成電路工藝原理等；另外的幾個班級，則側(cè)重于集成電路后端設(shè)計的高端人才培養(yǎng)，其開設(shè)的集成電路設(shè)計類課程包括數(shù)字集成電路設(shè)計、CMOS模擬集成電路設(shè)計、版圖設(shè)計技術(shù)、集成電路工藝原理、集成電路CAD、集成電路封裝與集成電路測試等。在多元化的培養(yǎng)模式中，加入實訓環(huán)節(jié)，為期一年，設(shè)置在第七、八學期。學生可自由選擇，或留在學校參與教師團隊的項目進行實訓，或進入企業(yè)實習，以此來提高學生的專業(yè)技能與綜合素質(zhì)。

2．2理論課課堂教學方式的改進

傳統(tǒng)的課堂理論教學方式主要“以教為主”，缺少了“以學為主”的互動環(huán)節(jié)和自主學習環(huán)節(jié)。通過增加以學生為主導的學習環(huán)節(jié)，提高學生學習的興趣和學習效果。改進措施如下：

（1）適當降低精講學時。精講學時從以往的占課程總學時的75％～80％，降低為30％～40％，課程的重點和難點由主講教師精講，精講環(huán)節(jié)重在使學生掌握扎實的理論基礎(chǔ)。

（2）增加課堂互動和自學學時。其學時由原來的占理論學時不到5％增至40％～50％。

（3）采用多樣化課堂教學手段，包括團隊合作學習、課堂小組討論和自主學習等，激發(fā)學生自主學習的興趣。比如，教師結(jié)合當前本專業(yè)國內(nèi)外發(fā)展趨勢、研究熱點和實踐應(yīng)用等，將課程內(nèi)容凝練成幾個專題供學生進行小組討論，每小組人數(shù)控制在3～4人，課堂討論時間安排不低于課程總學時的30％［3］。專題內(nèi)容由學生通過自主學習的方式完成，小組成員在查閱大量的文獻資料后，撰寫報告，在課堂上與師生進行交流。課堂理論教學方式的改進，充分調(diào)動了學生的學習熱情和積極性，使學生從被動接受變?yōu)橹鲃訉W習，既活躍了課堂氣氛，也營造了自主、平等、開放的學習氛圍。

2．3課程實驗環(huán)節(jié)的改進

為使學生盡快掌握集成電路設(shè)計經(jīng)驗，提高動手實踐能力，探索一種內(nèi)容合適、難度適中的集成電路設(shè)計實驗教學方法勢在必行。本課程建設(shè)小組將從以下幾個方面對課程實驗環(huán)節(jié)進行改進：

（1）適當提高教學實驗課時占課程總學時的比例，使理論和實驗學時的比例不高于2∶1。

（2）增加課外實驗任務(wù)。除實驗學時內(nèi)必須完成的實驗外，教師可增設(shè)多個備選實驗供學生選擇。學生可在開放實驗室完成相關(guān)實驗內(nèi)容，為學生提供更多的自主思考和探索空間。

（3）提升集成電路設(shè)計實驗室的軟、硬件環(huán)境。本專業(yè)通過申請實驗室改造經(jīng)費，已完成多個相關(guān)實驗室的軟、硬件升級換代。目前，實驗室配套完善的EDA輔助電路設(shè)計軟件，該系列軟件均為業(yè)界認可且使用率較高的軟件。

（4）統(tǒng)籌安排集成電路設(shè)計類課程群的教學實驗環(huán)節(jié)，力爭使課程群的實驗內(nèi)容覆蓋設(shè)計全流程。由于集成電路設(shè)計類課程多、覆蓋面大，且由不同教師進行授課，因此課程實驗分散，難以統(tǒng)一。本課程建設(shè)小組為了提高學生的動手能力和就業(yè)競爭力，全面規(guī)劃、統(tǒng)籌安排課程群內(nèi)的所有實驗，使學生對集成電路設(shè)計的全流程都有所了解。

3工程案例教學法的應(yīng)用

為提升學生的工程實踐經(jīng)驗，我們將工程案例教學法貫穿于整個課程群的理論、實驗和作業(yè)環(huán)節(jié)。下面以模擬集成電路中的典型模塊多級放大器的設(shè)計為例，對該教學方法在課程中的應(yīng)用進行詳細介紹。

3．1精講環(huán)節(jié)

運算放大器是模擬系統(tǒng)和混合信號系統(tǒng)中一個完整而又重要的部分，從直流偏置的產(chǎn)生到高速放大或濾波，都離不開不同復(fù)雜程度的運算放大器。因此，掌握運算放大器知識是學生畢業(yè)后從事模擬集成電路設(shè)計的基礎(chǔ)。雖然多級運算放大器的電路規(guī)模不是很大，但是在設(shè)計過程中，需根據(jù)性能指標，謹慎挑選運放結(jié)構(gòu)，合理設(shè)計器件尺寸。運算放大器的性能指標指導著設(shè)計的各個環(huán)節(jié)和幾個比較重要的設(shè)計參數(shù)，如開環(huán)增益、小信號帶寬、最大功率、輸出電壓（流）擺幅、相位裕度、共模抑制比、電源抑制比、轉(zhuǎn)換速率等。由于運算放大器的設(shè)計指標多，設(shè)計過程相對復(fù)雜，因此其工作原理、電路結(jié)構(gòu)和器件尺寸的計算方法等，這部分內(nèi)容需要由主講教師精講，其教學內(nèi)容可以放在“模擬集成電路設(shè)計”課程的理論學時里。

3．2作業(yè)環(huán)節(jié)

課后作業(yè)不僅僅是課堂教學的鞏固，還應(yīng)是課程實驗的準備環(huán)節(jié)。為了彌補缺失的學生自主設(shè)計環(huán)節(jié)，我們將電路結(jié)構(gòu)的設(shè)計和器件尺寸、相關(guān)參數(shù)的手工計算過程放在作業(yè)環(huán)節(jié)中完成。這樣做既不占用寶貴的實驗學時，又提高了學生的分析問題和解決問題的能力。比如兩級運算放大器的設(shè)計和仿真實驗，運放的設(shè)計指標為：直流增益＞80dB；單位增益帶寬＞50MHz；負載電容為2pF；相位裕度＞60°；共模電平為0．9V（VDD＝1．8V）；差分輸出擺幅＞±0．9V；差分壓擺率＞100V／μs。在上機實驗之前，主講教師先將該運放的設(shè)計指標布置在作業(yè)中，學生根據(jù)教師指定的設(shè)計參數(shù)完成兩級運放結(jié)構(gòu)選型及器件尺寸、參數(shù)的手工計算工作，仿真驗證和電路優(yōu)化工作在實驗學時或課外實訓環(huán)節(jié)中完成。

3．3實驗環(huán)節(jié)

在課程實驗中，學生使用EDA軟件平臺將作業(yè)中設(shè)計好的電路輸入并搭建相關(guān)仿真環(huán)境，進行仿真驗證工作。學生根據(jù)仿真結(jié)果不斷優(yōu)化電路結(jié)構(gòu)和器件尺寸，直至所設(shè)計的運算放大器滿足所有預(yù)設(shè)指標。其教學內(nèi)容可放在“模擬集成電路設(shè)計”或“集成電路EDA技術(shù)”課程里［4］。

3．4版圖設(shè)計環(huán)節(jié)

版圖是電路系統(tǒng)和集成電路工藝之間的橋梁，是集成電路設(shè)計不可或缺的重要環(huán)節(jié)。通過集成電路的版圖設(shè)計，可將立體的電路系統(tǒng)變?yōu)橐粋€二維的平面圖形，再經(jīng)過工藝加工還原為基于硅材料的立體結(jié)構(gòu)。兩級運算放大器屬于模擬集成電路，其版圖設(shè)計不僅要滿足工藝廠商提供的設(shè)計規(guī)則，還應(yīng)考慮到模擬集成電路版圖設(shè)計的準則，如匹配性、抗干擾性以及冗余設(shè)計等。其教學內(nèi)容可放在課程群中“版圖設(shè)計技術(shù)”的實驗環(huán)節(jié)完成。通過理論環(huán)節(jié)、作業(yè)環(huán)節(jié)以及實驗的迭代仿真和版圖設(shè)計環(huán)節(jié)，使學生掌握模擬集成電路的前端設(shè)計到后端設(shè)計流程，以及相關(guān)EDA軟件的使用，具備了直接參與模擬集成電路設(shè)計的能力。

篇10

集成電路測試貫穿在集成電路設(shè)計、芯片生產(chǎn)、封裝以及集成電路應(yīng)用的全過程，因此，測試在集成電路生產(chǎn)成本中占有很大比例。而在測試過程中，測試向量的生成又是最主要和最復(fù)雜的部分，且對測試效率的要求也越來越高，這就要求有性能良好的測試系統(tǒng)和高效的測試算法。

一、數(shù)字集成電路測試的基本概念

根據(jù)有關(guān)數(shù)字電路的測試技術(shù)，由于系統(tǒng)結(jié)構(gòu)取決于數(shù)字邏輯系統(tǒng)結(jié)構(gòu)和數(shù)字電路的模型，因此測試輸入信號和觀察設(shè)備必須根據(jù)被測試系統(tǒng)來決定。我們將數(shù)字電路的可測性定義如下：對于數(shù)字電路系統(tǒng)，如果每一個輸出的完備信號都具有邏輯結(jié)構(gòu)唯一的代表性，輸出完備信號集合具有邏輯結(jié)構(gòu)覆蓋性，則說系統(tǒng)具有可測性。

二、數(shù)字集成電路測試的特點

（一）數(shù)字電路測試的可控性 系統(tǒng)的可靠性需要每一個完備輸入信號，都會有一個完備輸出信號相對性。也就是說，只要給定一個完備信號作為輸入，就可以預(yù)知系統(tǒng)在此信號激勵下的響應(yīng)。換句話說，對于可控性數(shù)字電路，系統(tǒng)的行為完全可以通過輸入進行控制。從數(shù)字邏輯系統(tǒng)的分析理論可以看出，具有可控性的數(shù)字電路，由于輸入與輸出完備信號之間存在一一映射關(guān)系，因此可以根據(jù)完備信號的對應(yīng)關(guān)系得到相應(yīng)的邏輯。

（二）數(shù)字電路測試的可測性 數(shù)字電路的設(shè)計，是要實現(xiàn)相應(yīng)數(shù)字邏輯系統(tǒng)的邏輯行為功能，為了證明數(shù)字電路的邏輯要求，就必須對數(shù)字電路進行相應(yīng)的測試，通過測試結(jié)果來證明設(shè)計結(jié)果的正確性。如果一個系統(tǒng)在設(shè)計上屬于優(yōu)秀，從理論上完成了對應(yīng)數(shù)字邏輯系統(tǒng)的實現(xiàn)，但卻無法用實驗結(jié)果證明證實，則這個設(shè)計是失敗的。因此，測試對于系統(tǒng)設(shè)計來說是十分重要的。從另一個角度來說，測試就是指數(shù)字系統(tǒng)的狀態(tài)和邏輯行為能否被觀察到，同時，所有的測試結(jié)果必須能與數(shù)字電路的邏輯結(jié)構(gòu)相對應(yīng)。也就是說，測試的結(jié)果必須具有邏輯結(jié)構(gòu)代表性和邏輯結(jié)構(gòu)覆蓋性。

三、數(shù)字電路測驗的作用

與其它任何產(chǎn)品一樣，數(shù)字電路產(chǎn)出來以后要進行測試，以便確認數(shù)字電路是否滿足要求。數(shù)字電路測試至少有以下三個方面的作用：

（一）設(shè)計驗證 今天數(shù)字電路的規(guī)模已經(jīng)很大，無論是從經(jīng)濟的角度，還是從時間的角度，都不允許我們在一個芯片制造出來之后，才用現(xiàn)場試驗的方法對這個“樣機”進行測試，而必須是在計算機上用測試的方法對設(shè)計進行驗證，這樣既省錢，又省力。

（二）產(chǎn)品檢驗 數(shù)字電路生產(chǎn)中的每一個環(huán)節(jié)都可能出現(xiàn)錯誤，最終導致數(shù)字電路不合格。因此，在數(shù)字電路生產(chǎn)的全過程中均需要測試。產(chǎn)品只有經(jīng)過嚴格的測試后才能出廠。組裝廠家對于買進來的各種數(shù)字電路或其它元件，在它們被裝入系統(tǒng)之前也經(jīng)常進行測試。

（三）運行維護 為了保證運行中的系統(tǒng)能可靠地工作，必須定期或不定期地進行維護。而維護之前首先要進行測試，看看是否存在故障。如果系統(tǒng)存在故障，則還需要進行故障定位，至少需要知道故障出現(xiàn)在那一塊電路板上，以便進行維修或更換。

由此可以看出，數(shù)字電路測試貫穿在數(shù)字電路設(shè)計、制造及應(yīng)用的全過程，被認為是數(shù)字電路產(chǎn)業(yè)中一個重要的組成部分。有人預(yù)計，到2016年，IC測試所需的費用將在設(shè)計、制造、封裝和測試總費用中占80%-90%的比例。

四、數(shù)字電路測試方法概述

（一）驗證測試 當一款新的芯片第一次被設(shè)計并生產(chǎn)出來時，首先要接受驗證測試。在這一階段，將會進行全面的功能測試和交流（AC）及直流（DC）參數(shù)測試。通過驗證測試，可以診斷和修改設(shè)計錯誤，測量出芯片的各種電氣參數(shù)，并開發(fā)出將在生產(chǎn)中使用的測試流程。

（二）生產(chǎn)測試 當數(shù)字電路的設(shè)計方案通過了驗證測試，進入量產(chǎn)階段之后，將利用前一階段調(diào)試好的流程進行生產(chǎn)測試。生產(chǎn)測試的目的就是要明確地做出被測數(shù)字電路是否通過測試的決定。因為每塊數(shù)字電路都要進行生產(chǎn)測試，所以降低測試成本是這一階段的首要問題。因此，生產(chǎn)測試所使用的測試輸入數(shù)（測試集）要盡可能的小，同時還必須有足夠高的故障覆蓋率。

（三）老化測試 每一塊通過了生產(chǎn)測試的數(shù)字電路并不完全相同，其中有一些可能還有這樣或那樣的問題，只是我們暫時還沒有發(fā)現(xiàn)，最典型的情況就是同一型號數(shù)字電路的使用壽命大不相同。老化測試為了保證產(chǎn)品的可靠性，通過調(diào)高供電電壓、延長測試時間、提高運行環(huán)境溫度等方式，將不合格的數(shù)字電路篩選出來。

（四）接受測試 當數(shù)字電路送到用戶手中后，用戶將進行再一次的測試。如系統(tǒng)集成商在組裝系統(tǒng)之前，會對買回來的數(shù)字電路和其它各個部件進行測試。只有確認無誤后，才能把它們裝入系統(tǒng)。

五、數(shù)字電路測試的設(shè)計